亚欧色一区w666天堂,色情一区二区三区免费看,少妇特黄A片一区二区三区,亚洲人成网站999久久久综合,国产av熟女一区二区三区

  • 發布文章
  • 消息中心
點贊
收藏
評論
分享

一文搞懂芯粒（Chiplet）技術

2023-12-05 01:17:40
561
0

|  Chiplet是什么？

 

Chiplet是一種全新的芯片設計理念。為了便于理解，咱們先來看看目前的芯片是怎么設計出來的。
大家會經常聽到SoC這樣一個芯片代名詞。它是把很多的功能模塊，比如CPU、存儲器、接口這些通通集成在一個芯片上，做成一個大芯片。
而Chiplet呢，與SoC反其道而行之，字面上翻譯叫做“芯粒”，可以理解為小芯片的意思。
在Chiplet設計理念下，是將原本SoC中的每個功能模塊都單獨拆出來，做成具有單獨功能的一個個小芯片單元。

 

 

之后，通過先進封裝技術，像搭積木一樣，把這些小芯片再集成為一個系統級芯片。

 

 

|  Chiplet、 SoC、SiP的區別

 

SoC（system on chip）叫做片上系統。是圍繞CPU，將各種功能模塊都集成在一顆芯片上的產物。

而Chiplet則不同，是先將各個功能模塊做成小芯片，之后再封裝到一起，組成系統級芯片。

表面上看，似乎只是制造工序的區別，其實Chiplet與SoC本質的不同是“異構異質”。異構集成，指的是可以將不同工藝的芯片集成到一起。

 

在SoC中，由于是在一個芯片中進行集成的，所以各個功能模塊必須采用同一工藝制程，要是14nm的都是14nm的，要是7nm的都得是7nm的。
而在Chiplet模式下，不同工藝的芯片可以湊到一起。比如CPU用7nm的，接口芯片用14nm的。這就是異構的概念。
異質集成，是指不同材料的芯片可以集成為一體。SoC肯定是辦不到的。而Chiplet模式下，可以將Si、GaN、InP等等不同材質的小芯片集成到一起。
SiP（system in package）指系統級封裝。通過將多種功能的芯片，包括處理器、存儲器、FPGA等功能芯片集成在一個封裝內，從而實現一個完整的系統。
在概念上來講，SiP與Chiplet很像。并且SiP同樣能夠實現異構異質集成的。而它們兩者的區別在于，SiP是將不同芯片封裝在一個基板上，Chiplet則是封裝到芯片上。
因此，Chiplet還是屬于芯片，而SiP只能算作小系統。Chiplet能達到SoC的性能
而SiP則不一樣，因此Chiplet多用于高性能領域，SiP多用于小型化消費級產品。

 

|  Chiplet的價值

 

可能有人會說，相比SoC，Chiplet工序既繁瑣、又無法完全超越SoC的性能。但Chiplet確實存在它的意義：
1. 提高良率：大幅度提升良品率
芯片的良品率與芯片面積有關，芯粒技術設計將大芯片分成小模塊可以有效改善良品率，降低因不良率導致的成本增加。
在芯片制造過程中，一片晶圓有固定的缺陷率。遇到這些無法修復的壞點，只能把它剔除掉。在同樣缺陷分布的情況，切割裸片的的尺寸越大，缺陷的影響率就越高。
單顆SoC芯片的尺寸會隨著集成規模的擴大而越來越大。當一顆芯片的尺寸達到400甚至600平方毫米時，芯片的良率就會變得很低。這時采用Chiplet模式，將大芯片拆成一個個小芯片，其芯片的良率將會提高。
2. 芯粒復用：降低設計的復雜度和設計成本
芯粒技術通過在芯片設計階段就將Soc（系統級晶片）按照不同功能模塊分解成可重復運用的小芯粒，是一種新形式的IP復用，可大幅度降低設計復雜度和成本累次增加。
在系統級芯片上，很多功能模塊都是標準化的。那么在Chiplet模式下，應用廠商就可以生產出很多標準化的芯粒，下游客戶直接購買芯粒進行封裝就可以了。
這就相當于芯粒的重復使用，無形中降低了開發難度，提升了效率。
此外，Chiplet模式具有異構集成的特點。有時候一顆高性能芯片，只需要CPU滿足更高制程，其他芯片制程低一些沒關系。
在SoC中，所有功能模塊都得跟著最高制程走。而在Chiplet模式下就可以區別配置。由于SoC上所有功能模塊需同步迭代，伴隨制程提高，芯片設計成本隨之大幅增長。在工藝節點為 28nm 時，單顆芯片設計成本約為 0.41 億美元，而工藝節點為 7nm 時，設計成本快速提升至 2.22 億美元。
Chiplet模式下，芯粒可以選擇性迭代，這種復用的結果會明顯節約設計成本、縮短研發周期。
  1. 落后制程彎道超車：
目前Chiplet具有兩個設計思路：
一是按照功能將不同模塊拆分，比如AMD的三代銳龍處理器。

二是把具備完整功能的小芯片集合起來（俗稱“芯片堆疊"），目的是實現性能的增長。比如蘋果的M1 Ultra芯片，就是堆疊了兩顆M1 Max芯片，從而獲得兩倍算力。

理論上可以通過Chiplet的堆疊，讓低端產品實現高端產品的性能。

目前A國對中國高端制程芯片的封鎖很嚴密，于是大家就考慮采用Chiplet技術，拿14nm、28nm的芯片堆疊出7nm、5nm的理想化的效果，實際上是做不到的，只能得到“1+1<2”結果。

所以這也是Chiplet概念近期炒作的邏輯之一。
|  Chiplet與封裝
Chiplet只能說是一種芯片的設計理念，真的要把一個個芯粒拼裝在一起，關鍵得看封裝技術能不能跟得上。

2.5D和3D先進封裝，是配合Chiplet的工藝手段。

2.5D封裝，是目前應用于Chiplet模式的主流方案，整體技術相對比較成熟。

什么是2.5D封裝？說白了就是把一個個芯粒并列排布封裝在一起。

不同芯粒之間如何實現互聯互通，需要在下層PCB板與上層芯粒間，加入一片硅中介板（Silicon Interposer）。

硅中介板本身沒什么特別的，類似于一顆沒有功能的晶圓。但難點在于，要在Interposer內部做很多硅通孔（TSV），起到電氣垂直互聯的作用。

這個工藝難度還是不小的。目前2.5D封裝代表技術有三種，分別是臺積電的CoWoS、英特爾的EMIB以及三星的I-Cube。
3D封裝相比2.5D能夠實現更高密度的堆疊。相比2.5D，小芯片可以直接摞在一起，這就需要在小芯片內直接制作硅通孔（TSV）。因此難度更大。

目前3D封裝技術還不是很成熟。比較完善的是應用在DRAM領域，可以實現100多層的上下堆疊，但這都是同質范疇的，異質堆疊還沒那么快。

3D封裝技術目前主要有臺積電的SoIC、英特爾的Foveros、三星的X-Cube。它們有晶圓制造能力，利用卡位優勢，開發自己的先進封裝技術。

當然傳統封測廠同樣也沒閑著，在2.5D/3D封裝技術上都有布局。比如國內通富微電、長電科技等等。

因此，Chiplet理想很豐滿，但需要依托封裝技術才能實現。

|  冷靜看待Chiplet芯粒技術
隨著摩爾定律走到極限，芯粒技術被行業普遍認為是未來5年算力的主要提升技術。
華為、AMD、英特爾等行業巨頭都積極布局芯粒并推出相關產品，2022年3月英特爾等多家巨頭聯合推出通用芯粒互聯標準UCle；12月，首個中國小芯片標準發布。
可以說，芯粒技術是國內外都看好的一條芯片新賽道。
對中國而言，產業中短期內無法破解EUV光刻機卡脖子瓶頸，實現7nm以下工藝難度大，因此芯粒技術或將被寄予厚望，成為我國突破半導體工藝被卡脖子的重要途徑。
雖然如此，芯粒技術的未來發展仍需理性看待。
芯粒技術是先進制造工藝的補充，而不是顛覆式的替代。
芯粒領域有很多技術挑戰，還要滿足不同應用場景的不同技術訴求，不會只停留在成熟工藝區間。
這意味著我國科研人員依然要攻堅克難，加快多學科協同的技術攻關。

版權聲明：本文內容系天翼云實名用戶自發貢獻，版權歸原作者所有，天翼云開發者社區不擁有其著作權，亦不承擔相應法律責任，原文鏈接：//mp.weixin.qq.com/s/LVHWCiRL9ZpB26hD4tgKkA

作者： 芯生代，如需轉載，請聯系作者。

原文出處及轉載信息見文內詳細說明，如有疑問或爭議，請聯系ctyunbbs@chinatelecom.cn刪除。

0條評論
0 / 1000
c****n
3文章數
0粉絲數
c****n
3 文章 | 0 粉絲
c****n
3文章數
0粉絲數
c****n
3 文章 | 0 粉絲

一文搞懂芯粒（Chiplet）技術

2023-12-05 01:17:40
561
0

|  Chiplet是什么？

 

Chiplet是一種全新的芯片設計理念。為了便于理解，咱們先來看看目前的芯片是怎么設計出來的。
大家會經常聽到SoC這樣一個芯片代名詞。它是把很多的功能模塊，比如CPU、存儲器、接口這些通通集成在一個芯片上，做成一個大芯片。
而Chiplet呢，與SoC反其道而行之，字面上翻譯叫做“芯粒”，可以理解為小芯片的意思。
在Chiplet設計理念下，是將原本SoC中的每個功能模塊都單獨拆出來，做成具有單獨功能的一個個小芯片單元。

 

 

之后，通過先進封裝技術，像搭積木一樣，把這些小芯片再集成為一個系統級芯片。

 

 

|  Chiplet、 SoC、SiP的區別

 

SoC（system on chip）叫做片上系統。是圍繞CPU，將各種功能模塊都集成在一顆芯片上的產物。

而Chiplet則不同，是先將各個功能模塊做成小芯片，之后再封裝到一起，組成系統級芯片。

表面上看，似乎只是制造工序的區別，其實Chiplet與SoC本質的不同是“異構異質”。異構集成，指的是可以將不同工藝的芯片集成到一起。

 

在SoC中，由于是在一個芯片中進行集成的，所以各個功能模塊必須采用同一工藝制程，要是14nm的都是14nm的，要是7nm的都得是7nm的。
而在Chiplet模式下，不同工藝的芯片可以湊到一起。比如CPU用7nm的，接口芯片用14nm的。這就是異構的概念。
異質集成，是指不同材料的芯片可以集成為一體。SoC肯定是辦不到的。而Chiplet模式下，可以將Si、GaN、InP等等不同材質的小芯片集成到一起。
SiP（system in package）指系統級封裝。通過將多種功能的芯片，包括處理器、存儲器、FPGA等功能芯片集成在一個封裝內，從而實現一個完整的系統。
在概念上來講，SiP與Chiplet很像。并且SiP同樣能夠實現異構異質集成的。而它們兩者的區別在于，SiP是將不同芯片封裝在一個基板上，Chiplet則是封裝到芯片上。
因此，Chiplet還是屬于芯片，而SiP只能算作小系統。Chiplet能達到SoC的性能
而SiP則不一樣，因此Chiplet多用于高性能領域，SiP多用于小型化消費級產品。

 

|  Chiplet的價值

 

可能有人會說，相比SoC，Chiplet工序既繁瑣、又無法完全超越SoC的性能。但Chiplet確實存在它的意義：
1. 提高良率：大幅度提升良品率
芯片的良品率與芯片面積有關，芯粒技術設計將大芯片分成小模塊可以有效改善良品率，降低因不良率導致的成本增加。
在芯片制造過程中，一片晶圓有固定的缺陷率。遇到這些無法修復的壞點，只能把它剔除掉。在同樣缺陷分布的情況，切割裸片的的尺寸越大，缺陷的影響率就越高。
單顆SoC芯片的尺寸會隨著集成規模的擴大而越來越大。當一顆芯片的尺寸達到400甚至600平方毫米時，芯片的良率就會變得很低。這時采用Chiplet模式，將大芯片拆成一個個小芯片，其芯片的良率將會提高。
2. 芯粒復用：降低設計的復雜度和設計成本
芯粒技術通過在芯片設計階段就將Soc（系統級晶片）按照不同功能模塊分解成可重復運用的小芯粒，是一種新形式的IP復用，可大幅度降低設計復雜度和成本累次增加。
在系統級芯片上，很多功能模塊都是標準化的。那么在Chiplet模式下，應用廠商就可以生產出很多標準化的芯粒，下游客戶直接購買芯粒進行封裝就可以了。
這就相當于芯粒的重復使用，無形中降低了開發難度，提升了效率。
此外，Chiplet模式具有異構集成的特點。有時候一顆高性能芯片，只需要CPU滿足更高制程，其他芯片制程低一些沒關系。
在SoC中，所有功能模塊都得跟著最高制程走。而在Chiplet模式下就可以區別配置。由于SoC上所有功能模塊需同步迭代，伴隨制程提高，芯片設計成本隨之大幅增長。在工藝節點為 28nm 時，單顆芯片設計成本約為 0.41 億美元，而工藝節點為 7nm 時，設計成本快速提升至 2.22 億美元。
Chiplet模式下，芯粒可以選擇性迭代，這種復用的結果會明顯節約設計成本、縮短研發周期。
  1. 落后制程彎道超車：
目前Chiplet具有兩個設計思路：
一是按照功能將不同模塊拆分，比如AMD的三代銳龍處理器。

二是把具備完整功能的小芯片集合起來（俗稱“芯片堆疊"），目的是實現性能的增長。比如蘋果的M1 Ultra芯片，就是堆疊了兩顆M1 Max芯片，從而獲得兩倍算力。

理論上可以通過Chiplet的堆疊，讓低端產品實現高端產品的性能。

目前A國對中國高端制程芯片的封鎖很嚴密，于是大家就考慮采用Chiplet技術，拿14nm、28nm的芯片堆疊出7nm、5nm的理想化的效果，實際上是做不到的，只能得到“1+1<2”結果。

所以這也是Chiplet概念近期炒作的邏輯之一。
|  Chiplet與封裝
Chiplet只能說是一種芯片的設計理念，真的要把一個個芯粒拼裝在一起，關鍵得看封裝技術能不能跟得上。

2.5D和3D先進封裝，是配合Chiplet的工藝手段。

2.5D封裝，是目前應用于Chiplet模式的主流方案，整體技術相對比較成熟。

什么是2.5D封裝？說白了就是把一個個芯粒并列排布封裝在一起。

不同芯粒之間如何實現互聯互通，需要在下層PCB板與上層芯粒間，加入一片硅中介板（Silicon Interposer）。

硅中介板本身沒什么特別的，類似于一顆沒有功能的晶圓。但難點在于，要在Interposer內部做很多硅通孔（TSV），起到電氣垂直互聯的作用。

這個工藝難度還是不小的。目前2.5D封裝代表技術有三種，分別是臺積電的CoWoS、英特爾的EMIB以及三星的I-Cube。
3D封裝相比2.5D能夠實現更高密度的堆疊。相比2.5D，小芯片可以直接摞在一起，這就需要在小芯片內直接制作硅通孔（TSV）。因此難度更大。

目前3D封裝技術還不是很成熟。比較完善的是應用在DRAM領域，可以實現100多層的上下堆疊，但這都是同質范疇的，異質堆疊還沒那么快。

3D封裝技術目前主要有臺積電的SoIC、英特爾的Foveros、三星的X-Cube。它們有晶圓制造能力，利用卡位優勢，開發自己的先進封裝技術。

當然傳統封測廠同樣也沒閑著，在2.5D/3D封裝技術上都有布局。比如國內通富微電、長電科技等等。

因此，Chiplet理想很豐滿，但需要依托封裝技術才能實現。

|  冷靜看待Chiplet芯粒技術
隨著摩爾定律走到極限，芯粒技術被行業普遍認為是未來5年算力的主要提升技術。
華為、AMD、英特爾等行業巨頭都積極布局芯粒并推出相關產品，2022年3月英特爾等多家巨頭聯合推出通用芯粒互聯標準UCle；12月，首個中國小芯片標準發布。
可以說，芯粒技術是國內外都看好的一條芯片新賽道。
對中國而言，產業中短期內無法破解EUV光刻機卡脖子瓶頸，實現7nm以下工藝難度大，因此芯粒技術或將被寄予厚望，成為我國突破半導體工藝被卡脖子的重要途徑。
雖然如此，芯粒技術的未來發展仍需理性看待。
芯粒技術是先進制造工藝的補充，而不是顛覆式的替代。
芯粒領域有很多技術挑戰，還要滿足不同應用場景的不同技術訴求，不會只停留在成熟工藝區間。
這意味著我國科研人員依然要攻堅克難，加快多學科協同的技術攻關。

版權聲明：本文內容系天翼云實名用戶自發貢獻，版權歸原作者所有，天翼云開發者社區不擁有其著作權，亦不承擔相應法律責任，原文鏈接：//mp.weixin.qq.com/s/LVHWCiRL9ZpB26hD4tgKkA

作者： 芯生代，如需轉載，請聯系作者。

原文出處及轉載信息見文內詳細說明，如有疑問或爭議，請聯系ctyunbbs@chinatelecom.cn刪除。

文章來自個人專欄
文章 | 訂閱
0條評論
0 / 1000
請輸入你的評論
0
0