一，精簡指令集（RISC）與復雜指令集（CISC）
現代計算機架構中，CPU作為計算機的“大腦”一直承擔著數據處理的主要職責。盡管近年來以NVIDIA為代表的GPU廠商一直在努力將數據處理的職責從CPU上卸載下來（目前看GPU做的還蠻不錯），但在AI之外的業務場景中，CPU仍是數據處理的最核心組件。
CPU在進行數據處理時，總是依賴各個指令instruction來告訴CPU該如何處理當前的數據。在計算機剛出現的年代，每個指令相對簡單，對于CPU來說執行每個指令無需太過復雜的步驟。然而隨著計算機產業的快速發展，人們需要CPU處理額事務越來越多，也越來越復雜。與之對應的便是CPU接受的指令與數據也越來越復雜，如何進一步提升CPU的性能成為了迫切的需求。

CPU的運行效率通常由三部分決定，其中最右側的time/cycle表示CPU內部一個時鐘周期的時間長度，這一項由CPU的架構、制程工藝等共同決定。剩余兩項中，instruction/program代表CPU需要多少次指令才能完成一項任務；cycle/instruction則代表CPU執行一條指令需要多少個時鐘周期。
可以看到，如要提升CPU的運行效率，除了提升CPU運行的頻率外，能下手的部分便是指令集了。按照上圖公式來看，我們可以選擇減少每個任務運行時所需的指令數量，也可以減少每個指令運行所需的cycle（CPI,cycle per instruction）。理想情況下我們希望這兩點能同時實現，但現實情況是每當我們選擇減少程序運行所需指令時，通常也就意味著每個指令的復雜程度上升。而指令復雜程度的增長勢必會增加執行時所需的cycle數量。
當前業內主要分為兩大技術方向。其一是復雜指令集架構（complex instruction set computer, CISC），這一架構的代表就是大家熟知的X86架構，代表產品就是Intel、AMD兩大芯片廠商的處理器。這一指令集架構的設計理念就是創造復雜功能指令，以盡可能減少每個任務中所用到的指令數量。其二便是精簡指令集架構（reduced instruction set computer, RISC），代表是近十年發展迅猛的ARM架構與今天的主角RISC-V架構。這一架構旨在減少每個指令的復雜度，以減少指令執行所需cycle，復雜的功能需求則通過多個簡單指令的拼接實現。
二，RISC-V的起源
RISC-V指令集架構起源于2010年，加州大學伯克利分校的一個項目，由David Patterson（他也是RISC-I的創始人之一）、Krste Asanovic教授及其研究團隊成立。他們需要選擇一種處理器指令集，而在分析了 x86、ARM、MIPS、SPARC 等多個指令集后，研究團隊發現這些指令集不僅設計越來越復雜，而且還存在知識產權問題，因此研究團隊決定自己設計一個新的指令集架構。經過三個月的努力，他們推出了RISC-V架構。
RISC-V自誕生起就展現出開放的特色，不僅指令集開源，RISC-V也面向從邊緣微終端處理器到超級計算機的全場景，從FPGA到ASIC的各個器件都有希望使用RISC-V架構。
三，RISC-V現狀
為了更好的推廣RISC-V指令集，RISC-V基金會與2015年成立，2020年更名為RISC-V國際協會。當前RISC-V國際協會中，有超過一半的高級成員均為中國企業。包括Intel、Google、NVIDIA、Qualcomm等芯片大廠也均在會員行列。
目前國外RISC-V芯片產品化設計做的較好的是SiFive設計的一系列核心IP，P870系列更是RISC-V高性能算力的代表。
RISC-V對國內的芯片設計意義重大。提升本土的芯片技術創新及研發能力，是我國在技術上打破國際芯片壟斷格局，提升技術競爭內核的關鍵。國家從頂層設計和政策支持上，針對芯片半導體行業給予了大力支持。一個安全可信、生態潛力巨大的指令集架構是中國的機會。在目前中國對于芯片產業自主可控的需求之下，開源的 RISC-V 架構已經成為了中國芯片廠商強化芯片自主可控能力，是打破x86 架構以及ARM架構依賴的一個重要方向。